在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3120|回复: 6

[求助] xilinx后仿的问题?

[复制链接]
发表于 2011-3-5 11:54:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾, 请问一下xilinx后仿的问题:
我在仿真map的后仿已经通过,但在post-place and route的后仿时,一仿就错,不知二者在步骤上有什么不同?


期待各位大虾的指教,谢谢!!

如果有不同希望能列出post-place and route的后仿步骤,

谢谢!!
发表于 2011-3-5 12:36:51 | 显示全部楼层
不知道你错在哪里,步骤上应该是一样的吧
 楼主| 发表于 2011-3-5 12:59:45 | 显示全部楼层
回复 2# jackertja


   是不是只是用sdf_annotate命令反标sdf文件就可以了,在引用xilinx库也一样吗??
 楼主| 发表于 2011-3-6 10:12:22 | 显示全部楼层
顶一下
发表于 2011-3-6 11:18:06 | 显示全部楼层
FPGA设计,后仿真一般都不做的。

库的映射,文件反标,仿真环境等等都是因素
发表于 2011-3-6 13:40:30 | 显示全部楼层
综合后的网表仿真正确应该就没有问题了,至少逻辑功能是正确的。带SDF back-annotation的FPGA后仿时间实在是太长了,用SDF做PT都比这个快。网表仿真通过后再用STA tool看看timing violation就可以了,实在是没有必要做后仿的。
发表于 2011-3-6 17:50:43 | 显示全部楼层
好的,来学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 21:30 , Processed in 0.039947 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表