先進製程LOD & WPE影響類比電路設計,介紹SA,SB,SC之BSIM4參數使用說明

Yousifang · 发表于 2017-4-7 16:14:49

好资料，谢谢分享

cdting · 发表于 2017-4-17 13:49:31

非常感謝~~~~

qmax · 发表于 2017-4-18 09:23:52

tks tks

s970333 · 发表于 2017-6-20 20:58:01

感謝分享!

qingyuxuan · 发表于 2017-7-1 18:02:08

回复 1# ku4311

很有用的资料，谢谢分享

kevinliu_2008 · 发表于 2017-7-1 21:55:07

Thanks

cp1927 · 发表于 2017-7-2 08:42:37

thank you ~

LJFZHX · 发表于 2017-7-4 09:03:39

先看看资料，帖子有点老。。。

零点61吧 · 发表于 2017-7-4 09:27:09

thanks

hellobz · 发表于 2017-7-29 20:26:23

非常感谢，很多都是将基本概念，希望可以看到更好的减弱这种影响的方法

[资料] 先進製程LOD & WPE影響類比電路設計,介紹SA,SB,SC之BSIM4參數使用說明