在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 50675|回复: 178

[资料] 先進製程LOD & WPE影響類比電路設計,介紹SA,SB,SC之BSIM4參數使用說明

[复制链接]
发表于 2011-2-9 15:12:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在先進的CMOS製程裡,LOD (Length of Diffusion) Effect及WPE(Well Proximity Effect),
將會是影響類比電路的一個重要參數,
講義內容,介紹
1.LOD (Length of Diffusion) Effect
2.WPE(Well Proximity Effect)
3.BSIM4的SA,SB,SC參數
4.在netlist中如果使用SA,SB,SC參數
5.如何簡單的降低LOD Effect及WPE對電路的影響
WPE & LOD Effect for BSIM4.zip (331.79 KB, 下载次数: 2941 )
发表于 2011-2-10 00:57:54 | 显示全部楼层
感恩喔
发表于 2011-2-10 01:17:50 | 显示全部楼层
thank you ~
发表于 2011-2-10 16:12:17 | 显示全部楼层
thank you ~
发表于 2011-2-10 17:17:41 | 显示全部楼层
台湾的资料,写得挺好
 楼主| 发表于 2011-2-15 13:34:44 | 显示全部楼层
讚喔,謝謝啦~~
发表于 2011-2-15 13:38:40 | 显示全部楼层
goooooooooooooooooooooooooood
发表于 2011-2-15 13:41:38 | 显示全部楼层
good articles
发表于 2011-2-15 19:50:26 | 显示全部楼层
thanks
发表于 2011-2-15 20:33:20 | 显示全部楼层
很好的资料,Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 00:46 , Processed in 0.024503 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表