设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 深亚微米SoC晶体管级静态时序分析与建模 ...
12
返回列表 发新帖
楼主: forech

[资料] 深亚微米SoC晶体管级静态时序分析与建模

[复制链接]
billchenhust
发表于 2012-5-14 11:12:49 | 显示全部楼层
good reference for STA
回复 支持 反对

举报

cyl921
发表于 2012-6-12 09:43:11 | 显示全部楼层
谢谢楼主分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

chaikey000
发表于 2012-6-17 13:49:34 | 显示全部楼层
很深奥哦~~！
回复 支持 反对

举报

xwave
发表于 2012-7-16 20:28:12 | 显示全部楼层
这个好~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

young17er
发表于 2012-9-28 22:36:16 | 显示全部楼层
非常好的论文！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:23 , Processed in 0.016907 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表