|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
在综合的时候把模拟模块当成黑盒子处理,模拟管脚PAD综合时有warning提示no match pad founa for XX_port......no pad will inserted....,用formality做RTL 和netlist的形式验证时,verify后在模拟管脚(即黑盒子输入)有failing。。。。
请问各位,模拟pad(包括电源及其他IO)在DC综合以及formality时应做怎样的设置和处理??? |
|