32位除法器设计Verilog代码

teleagle · 发表于 2019-4-25 21:55:30

必须顶顶

jackhb007 · 发表于 2019-5-18 11:22:54

可以的！！

xiaomingliu · 发表于 2019-5-27 14:08:02

谢谢分享

QQ1306 · 发表于 2019-5-28 20:13:46

谢谢啊

西电小勇 · 发表于 2019-6-24 20:59:50

为什么我看到只有一小部分，一点都不完整呢

闲人过客 · 发表于 2019-8-31 10:13:14

能出来解释下不完整的部分么

jcchan · 发表于 2019-9-3 14:46:22

多谢分享!

raulqql · 发表于 2019-9-15 11:46:10

thanks a lot

csgood · 发表于 2019-9-17 02:51:05

代码不完整，不是经典的串行除法器，也不是pipeline结构，也不是快速high-radix除法器，

A/B = A * (1/B), 先求B的倒数，在做一个巨大的32bx32b的乘法器，感觉不是很优化的设计，不推荐使用

grace_xue · 发表于 2019-9-20 15:48:07

里面调用的inverse在哪里？

[资料] 32位除法器设计Verilog代码