【ebook】《Verification验证专辑（共9本书）》（06年3月15号新增）

ytwu001 · 发表于 2006-9-9 13:49:01

Verilog IEEE 标准 2001版有人要么？

ytwu001 · 发表于 2006-9-9 13:54:44

IEEE Std 1076-2002.pdf

ytwu001 · 发表于 2006-9-9 13:59:01

Oxford University Press - Computer Arithmetic - Algorithms and Hardware designs.pdf

ytwu001 · 发表于 2006-9-9 14:13:39

尽管业界对SystemC或SystemVerilog哪个更适用于系统设计和验证仍有争论，但已经不需要在两个之间作出选择。通过互补的方式对它们高效地加以利用可以促进那些高级验证方法的成功运用。这些高级验证方法通常会采用受限随机测试生成、功能覆盖、声明和事务级建模(TLM)功能。
通过支持面向对象的编程方法，这两种语言都能对更高层的抽象进行建模，而且都包含象随机化这样的验证组件。两者之间也有些区别。例如SystemC完全支持TLM，包括在高层抽象进行描述、记录和事务浏览；而SystemVerilog不完全支持TLM，但它支持声明、功能覆盖和改进的受限随机测试生成功能，因此也具有显著的验证优势。这两种语言在功能上多少有些重叠，因此用这两种语言建立系统时可以做到平滑转换。

可以在多个抽象层实现的高级验证方法和建模技术能够最佳地发挥TLM的优势。事务常用于建模硬件系统，而系统软件的语义很容易被表示为高层事务。这样系统架构师、软件、验证和硬件工程师之间就能直接进行交流。更高层抽象和TLM可以使大量软件被用作测试平台的一部分，并允许在RTL编码完成之前开始测试平台开发。当RTL设计实现时，验证工程师就可以插入将RTL事务转换成信号层事务的事务处理器。

另外，设计领域和学科之间的这种高性能桥梁可以改善公司各个设计与验证团队的所有成员之间的交流和合作。它允许软件工程师和系统架构师与验证和硬件工程师直接分享数据。这种交叉学科交流本身也有助于发现和解决设计过程早期出现的问题，从而进一步提高设计质量和验证的产能。

ytwu001 · 发表于 2006-9-9 14:37:44

这几个附件: 5_2529_49.rar 不全，而且还不连续。

ytwu001 · 发表于 2006-9-9 14:45:47

Verification验证专辑（共9本书）》到底有多少个下载文件？

Maple_2005 · 发表于 2006-9-9 18:25:59

顶顶顶！！！

lijun4959 · 发表于 2006-9-9 19:39:18

haohaohaohaoaqhap

francwu · 发表于 2006-9-10 16:05:17

duoxieduoxie

francwu · 发表于 2006-9-10 21:18:18

下了，支持一下！！！！！！

【ebook】《Verification验证专辑（共9本书）》（06年3月15号新增）

站长推荐 /2