在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: kobe0704

[求助] 高手们 关于画schematic的一个很基础又容易被忽视的问题

[复制链接]
 楼主| 发表于 2010-12-29 09:20:27 | 显示全部楼层
回复 10# woosee


        多谢多谢  呵呵  不吝赐教   我用duacula做lvs时有用poly直接连接的  一用poly就发现好多不对应的  是不是用那个连有问题啊   我好多lvs的错误都看不出来哪错了   能不能稍微指点下的  或者提供点好的资料
发表于 2010-12-29 09:28:20 | 显示全部楼层
一般在标准单元里面用poly做连接的比较多,可以节省面积。
你指的用poly连接,都是在那些地方用到,用来连接那些层次?

对于lvs错误,这个需要多练习查错经验,lvs error 在lvs report 文件中都有详细的指出,你看一下。
 楼主| 发表于 2010-12-29 13:25:20 | 显示全部楼层
回复 10# woosee


    非常感谢  呵呵  我用duacula做lvs时有用poly直接连接的  一用poly就发现好多不对应的  是不是用那个连有问题啊   我好多lvs的错误都看不出来哪错了   能不能稍微指点下的  或者提供点好的资料  在此非常感谢
 楼主| 发表于 2010-12-29 13:27:30 | 显示全部楼层
回复 13# kobe0704


    我明白了  我知道错哪了  我连poly的时候经过了有源区  呵呵  依然很感谢
发表于 2011-1-8 19:15:16 | 显示全部楼层
是数字电路里的还是模拟电路中的数字逻辑啊?如果是数字电路的,用四端的吧,NMOS结GND,纯数字的电路,建议PMOS是结VDD的,不要结在源端,因为不同的门里面的PMOS的源端电位是不同的,如果你的PMOS结了源端,得把每个不同源端电位的PMOS管做在不同的NWELL里了,这和模拟电路中的数字逻辑一样了,很麻烦~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:56 , Processed in 0.015478 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表