在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 24534|回复: 120

[原创] Writing Testbenches using SystemVerilog 第三版

[复制链接]
发表于 2010-12-3 16:44:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Writing Testbenches using Systemverilog 第三版

Writing Testbenches using SystemVerilog.pdf

2.02 MB, 下载次数: 2170 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-12-3 17:21:32 | 显示全部楼层
dsfdsa sdfa ds
发表于 2010-12-3 18:42:42 | 显示全部楼层
谢谢啊
发表于 2010-12-3 20:24:40 | 显示全部楼层
多谢了
发表于 2010-12-3 22:54:52 | 显示全部楼层
good, thanks.
发表于 2010-12-4 07:56:12 | 显示全部楼层
ddddddddd
发表于 2010-12-4 16:35:51 | 显示全部楼层
多谢了
发表于 2010-12-5 04:26:06 | 显示全部楼层
谢谢分享
发表于 2010-12-5 13:15:17 | 显示全部楼层
kankan1!!!
发表于 2010-12-6 19:21:17 | 显示全部楼层
好像不是第三版啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 11:08 , Processed in 0.030125 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表