在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xiaofeixia

[原创] Writing Testbenches using SystemVerilog 第三版

[复制链接]
发表于 2011-2-27 19:48:36 | 显示全部楼层
xiexie
发表于 2011-2-28 09:21:06 | 显示全部楼层
这个版本老早就出来了,貌似不是第三版
发表于 2011-3-3 10:07:46 | 显示全部楼层
狂顶,好资料哈啊~~~
发表于 2011-3-6 11:26:59 | 显示全部楼层
看看是不是第三版
发表于 2011-3-7 14:28:19 | 显示全部楼层
看看!!!!!!!!!!!
发表于 2011-3-8 13:27:36 | 显示全部楼层
very good
发表于 2011-3-8 14:03:41 | 显示全部楼层
very good
发表于 2011-3-11 21:16:06 | 显示全部楼层
好东西啊!
发表于 2011-3-13 12:19:11 | 显示全部楼层
dddddddddddddddddd
发表于 2011-3-26 11:00:56 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:31 , Processed in 0.021670 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表