请教一个分频的问题

hasea

我的FPGA用的是40MHz的晶振，利用分频产生100Hz的方波信号，但是示波器输出波形高频成分相当的大！然后又用了FPGA自带的锁相环，但是情况还是那样！不知道这些高频毛刺为啥那么多啊？

yx.yang

建议使用FPGA的锁相环直接输出100HZ的波形(看看fpga datasheet, PLL可以出这么低的频率的信号不).

如果不行,就计数器分频.
计数器分频,输出的地方一定要用寄存器.不要用组合逻辑输出.另外建议晶振进来经过bufg后直接计算分频.
再试试看.
如果输出还是有很多高频毛刺,就要看看你的晶振输出是不是有毛刺啦.
实在不行可以在PCB上加高频滤波的器件.

鲁翔

计数器分频

benjaminweber

我的FPGA用的是40MHz的晶振，利用分频产生100Hz的方波信号，但是示波器输出波形高频成分相当的大！然后又用 ...
hasea 发表于 2010-11-3 10:16

                               
登录/注册后可看大图

数字信号哪来的什么高频
如果你说的傅立叶变换后的高频分量，拜托
100Hz的信号基本上都是方波了，方波当然有高频分量，如果你想要正弦波，在FPGA外面加滤波器

hasea

回复 4# benjaminweber


    因为我是把100Hz的信号加到蜂鸣器上了，是测的蜂鸣器输出端的波形！不知道是不是加在蜂鸣器上的原因？

benjaminweber

那是显然啊，你把数字信号放到模拟设备上，数字的方波和固有的毛刺，跳转时的震荡不产生高频信号才怪呢。加模拟滤波器之后才能给蜂鸣器。

hasea

回复 6# benjaminweber

这是我直接在引脚引出端测得的波形！还是存在这个问题，搞不明白！

benjaminweber

你的波形很正常呀，边沿上的突出部分是因为数字电路的电容在充放电，导致短时间的冲击震荡
电压平稳阶段的高频脉冲是叠加在数字信号上的高频噪声。数字信号本身就会产生这种噪声，只要噪声的峰峰值不超过0.5VCC就不会影响判决，因为数字电路本身并不关心这些

这些噪声的来源很多，比如数字电路自身就是个大噪声源。电源的波动，板子上的噪声，数字电路内部的串扰和电路板上的串扰都会造成这些高频信号。

基本上，总结性地说，在真实电路测量中，你的这个波形已经是好的不能再好了。其高频噪声是本质上不可能由数字电路去掉的。基本上我的结论不变，如果你认为这些小小的高频信号造成了问题，加模拟滤波器。

mosou

同意楼上兄弟的看法

hasea

谢谢楼上各位高手的热心解答！