在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: gbsid

[求助] 关于SoC设计在FPGA平台上的验证问题

[复制链接]
发表于 2012-2-22 19:30:18 | 显示全部楼层
请问达人们,soc的指令的功能验证大家都是怎么做的?几十条指令,每条指令都要写一堆的汇编程序狮子啊是麻烦,不知道大家都是怎么做的
发表于 2012-3-3 21:09:50 | 显示全部楼层
好帖  学习了!
发表于 2012-3-3 21:49:53 | 显示全部楼层
一句话:FPGA是功能验证,你的仿真能仿开机的那几秒过程吗?
复杂的FPGA验证环境是软件方针、TB所不能代替的!
发表于 2012-3-31 17:38:16 | 显示全部楼层
其实各个验证,都是针对不同的场合的。如果你的SOC规模很大,一般来讲FPGA验证就不太现实,速度、模块和模拟的东东,都跟不上;
但是如果你的SOC规模不大,而又需要实测性能,例如网络设备,你设计完了以后,通过仿真和EDA验证,是无法测试出其实际的性能的,兼容性也无法测试。而这时,FPGA验证就能发挥出优势,通过FPGA验证,在实际应用环境中测试,就能测出你设计芯片的传输性能,host端设备兼容性等等,甚至包括数字模块的电流大小等;
说白了,FPGA验证也就是为了让你的芯片在流片前,增加一些保证的砝码而已。具体还要看实际芯片的应用场合。
发表于 2012-4-4 08:38:49 | 显示全部楼层
这个是必须的,至少可以形成demo
发表于 2012-11-28 15:13:27 | 显示全部楼层
你整复杂了,有专门做原型验证的平台,自己做,重用性不强,如果是很小的设计,随便整整就可以了,如果是大的SOC,可以参考一下MENTOR和CADENCE的硬件加速平台。很多的
发表于 2012-12-4 23:14:08 | 显示全部楼层
还有一点,就是SoC涉及大量的软件,很多时候,FPGA可以提供一个原型用于软硬件协同验证。
发表于 2012-12-23 14:39:53 | 显示全部楼层
除非確認:
1.設計者能力很強很強,思慮非常完整,
2.設計工具非常完整,
3.simulation用的硬件環境極端高檔,
4.規格內,規格外相容性理解非常透澈,
5.Firmware, Test Bench 及 Stimulus 功能/時序組合非常完整,
否則還是建議仿真搭配 FPGA+其他晶片所組成的功能驗證板協力
處理會比較好.
发表于 2014-4-3 14:44:34 | 显示全部楼层
回复 1# gbsid


   真正的验证应该是不去包括FPGA的,FPGA只是ASIC或者SOC的原型验证,一般仿真功能验证的差不多以后,如果需要跑一些复杂的功能验证,而仿真又特别费时间,或者没有条件跑的,就需要FPGA验证,而FPGA验证最大的作用就是给即将要流片的设计加分。   还有一种情况需要做FPGA的验证,就是设备兼容性的测试,通过FPGA设计实测产品原型,进行实际的设备兼容性测试,例如USB,FPGA建立成原型后,可以在不同的电脑上进行测试,确认兼容性是否有问题。
发表于 2014-7-17 13:33:22 | 显示全部楼层
现在都是软硬件协同验证,一个复杂SOC的FPGA验证是必不可少的,仿真跑不了多么复杂的case,而且速度非常慢,但是FPGA上就可以很快跑起来。而且如果所复杂SOC的时候,很多时候在设计时边边角角的问题不会考虑到,在FPGA验证的时候就会遇到(实际PHY的使用等),然后相应改进。我在设计SOC的时候遇到商业IP的AXI桥的一个bug(乱序),仿真怎么仿真都模拟不出来,但是一上板子就出问题了,chipscope抓了N久(高速信号,一抓就各种问题),最后还是FPGA一步步定位的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:51 , Processed in 0.021674 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表