设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › digital Delta-Sigma Modulator的SNR与jitter之间关系的 ...

发新帖

查看: 2990|回复: 1

[求助] digital Delta-Sigma Modulator的SNR与jitter之间关系的仿真

发表于 2010-10-31 20:37:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近在设计一个delta-sigma DAC，想知道jitter(ps rms)对调制器的影响有多大。
具体的说，就是对应带有某一个jitter值的时钟，调制器的SQNR能达到多少。
该怎样才能实现呢？
有这方面经验的人请多多指教！！谢谢了～

相关帖子

回复

发表于 2010-11-1 00:14:34 | 显示全部楼层

都digital 了，哪来的jitter问题？难道是dac?

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:01 , Processed in 0.014560 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表