设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › IC设计和版图中噪声减小的方法以及floorplan注意事项 ...

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

发新帖

楼主: akon

[资料] IC设计和版图中噪声减小的方法以及floorplan注意事项

发表于 2010-12-11 10:45:55 | 显示全部楼层

回复支持反对

发表于 2010-12-18 13:57:02 | 显示全部楼层

Thanks for sharing.

回复支持反对

发表于 2010-12-19 09:29:44 | 显示全部楼层

THanks for your sharing!

回复支持反对

发表于 2010-12-19 09:30:48 | 显示全部楼层

THanks for your sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-27 16:37:13 | 显示全部楼层

是论文么？还是有具体的版图例子？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-28 16:25:50 | 显示全部楼层

学习下啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-1 10:59:09 | 显示全部楼层

thanks!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-1 17:32:03 | 显示全部楼层

看看啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-5 20:17:38 | 显示全部楼层

thank you very much

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-8 14:15:46 | 显示全部楼层

xiexiefenxiang

回复支持反对

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-25 15:53 , Processed in 0.030762 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表