在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 31465|回复: 154

[资料] IC设计和版图中噪声减小的方法以及floorplan注意事项

[复制链接]
发表于 2010-10-14 09:31:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 akon 于 2010-10-14 09:42 编辑

有两个文档
Noise Reduction Is Crucial To Mixed-Signal ASIC Design Success (Part 1)
Noise Reduction Is Crucial To Mixed-Signal ASIC Design Success (Part 2)

Understanding the problem and possible solutions helps designers produce ICs in
which noise performance doesn't hamper functionality.

个人觉得这两篇文章讲的很好,很值得一看,文章总结出了设计和IC版图时噪声的减小方法

Noise reduction paper.rar

442.81 KB, 下载次数: 1584 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-10-14 10:28:05 | 显示全部楼层
谢谢楼主分享
发表于 2010-10-14 12:31:02 | 显示全部楼层
kankan thanks
发表于 2010-10-14 13:56:04 | 显示全部楼层
感谢楼主分享
发表于 2010-10-14 16:23:08 | 显示全部楼层
觉得好的兄弟请回帖顶一下
发表于 2010-10-14 16:26:56 | 显示全部楼层
顶一下先......
发表于 2010-10-15 18:23:06 | 显示全部楼层
先收下了~~

揪甘蝦啦!!
发表于 2010-10-16 03:06:07 | 显示全部楼层
感谢共享!!!
发表于 2010-10-16 09:06:47 | 显示全部楼层
have a look~
发表于 2010-10-16 09:58:16 | 显示全部楼层
ddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:04 , Processed in 0.048614 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表