在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8432|回复: 7

[求助] 求教,怎样写verilog求复数信号幅值和角度?

[复制链接]
发表于 2010-10-12 00:37:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,如果一个复数是 A=x + yj,怎么求幅值 r 和 角度 Sita?
多谢
发表于 2010-10-12 02:17:30 | 显示全部楼层
你为什么那么想不开呢~Verilog是用来描述硬件的~你求复数幅值幅角变换用计算器不行么。。。。
发表于 2010-10-12 08:33:59 | 显示全部楼层
根据公式,r=sqrt(x^2+y^2),  sita=arctan(y/x),
如果实际复数集合有限的话,可以直接采用查表。
如果无限的话,对于r,采用FPGA中的求平方根的IP,对于sita,可以采用查表或者曲线拟合。
发表于 2010-10-12 09:40:37 | 显示全部楼层
xue xi le
发表于 2010-10-12 12:01:50 | 显示全部楼层
LUT是最基本的方法,放之四海而皆准,而采用cordic算法也是获取幅度和角度的良好办法,具体自己去查查就会了,非常简单
发表于 2010-10-12 17:16:34 | 显示全部楼层
cordic完全可以解决这个问题
 楼主| 发表于 2010-10-13 23:29:21 | 显示全部楼层
谢谢各位了。
面试被问到了…我说先求角度,然后查表,被深深地鄙视了…
发表于 2014-7-5 15:03:39 | 显示全部楼层
学习下了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:52 , Processed in 0.023636 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表