同样的dc 和formality脚本，综合两个design ，formality一个ok，一个fail。为何？？

zh123456789 · 发表于 2010-9-27 17:03:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用同样的dc 和formality脚本，综合两个design ，formality一个ok，一个fail。为何？？

fm通过的没有做postsim。
fm未通过的做postsim，功能不对。

我猜想可能是dc中的一些命令导致的：
1，我用的是compile_ultra.而不是 compile
2，dc里面用了：simplify_constants -boundary_optimization
3，remove_unconnected_ports [get_cells -hier *]
remove_unconnected_ports [get_cells -hier *] -blast_buses

请问这些会造成综合处问题吗？？

xBird · 发表于 2010-10-19 10:52:25

具体问题具体对待，你得通过fm找到为什么通不过的原因，像compile_ultra之类的命令是没有问题的，我也使用过。

qiantianyiqian · 发表于 2010-10-19 14:58:01

我是菜鸟

lovelytwq · 发表于 2010-10-22 13:42:54

要读入svf

小小子 · 发表于 2011-8-19 15:13:04

你的compile_ultra的license是买的吗？

zfyang1981 · 发表于 2013-2-27 18:14:03

问题表述的不清楚~是对两个design进行比对，还是各自进行代码和网表比较~哪些命令没什么问题，不知道你的意思是对什么产生影响，dc不是都通过了么

[求助] 同样的dc 和formality脚本，综合两个design ，formality一个ok，一个fail。为何？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[求助] 同样的dc 和formality脚本， 综合两个design ，formality一个ok，一个fail。为何？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[求助] 同样的dc 和formality脚本，综合两个design ，formality一个ok，一个fail。为何？？