关于PLL稳定性和jitter的问题

ipmsn5 · 发表于 2010-9-25 17:21:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 ipmsn5 于 2010-9-26 09:25 编辑

file:///D:/a1.jpg 大家好，下图是我画的一个PLL的结构，开始没有加上buffer的时候Vcon上面的噪声比较大，大约0.6mv，仿真的jitters大约12ps，后来我想了想加上了buffer，结果晕死，Vcon上面的噪声是小了，只有0.08mv,但是jitters大道理140ps，结构如下图，谢谢啦

以前采用的是下面的结构，后来改用上面的结构瘤

lylnk · 发表于 2010-9-25 17:29:51

楼主的上图不成功，方法不对，看不到啊

ipmsn5 · 发表于 2010-9-26 09:25:20

如图,,,,,

lylnk · 发表于 2010-9-26 09:40:00

是不是buffer带来的噪声啊？
你用analogLib里面的理想vcvs设置gain=1当buffer试试看呢？

ipmsn5 · 发表于 2010-9-26 11:03:00

本帖最后由 ipmsn5 于 2010-9-26 11:04 编辑

其实buffer以后的噪声小多了，VC2是buffer后的波形，VCTR是buffer前面的波形

stoneduan · 发表于 2010-9-26 11:03:01

buffer带来的噪声应该会表现在VCO的控制电压上的，仿真结果应该能看出来

lylnk · 发表于 2010-9-26 11:14:02

你是怎么仿真jitter的？
如何加的noise？还是用PSS什么仿真的？

[求助] 关于PLL稳定性和jitter的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2