在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Fei_Fly

[资料] FPGA设计环境中加时序约束.doc

[复制链接]
发表于 2011-3-6 15:32:38 | 显示全部楼层
好东西,谢谢分享~~~~~~~~~~~
发表于 2011-4-2 11:51:15 | 显示全部楼层
谢谢分享  呵呵
发表于 2011-4-4 20:26:04 | 显示全部楼层
thank you~~~
发表于 2011-4-5 12:26:37 | 显示全部楼层
正在研究时序约束
发表于 2011-4-5 16:37:11 | 显示全部楼层
看看是不是自己想要的~自己写出的FPGA程序还跑不到50M,崩溃了。。。
发表于 2011-4-20 09:53:03 | 显示全部楼层
非常不错,顶一个
发表于 2011-4-22 11:21:43 | 显示全部楼层
看看看看
发表于 2011-4-22 13:26:20 | 显示全部楼层
一直感觉没什么关系,但是这几天跑低温的时候出问题了,看来还是有必要添加时序约束的
发表于 2011-5-30 10:43:06 | 显示全部楼层
下来看看哦
发表于 2011-6-12 15:52:57 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:35 , Processed in 0.020510 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表