设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计环境中加时序约束.doc
12345下一页
返回列表 发新帖
楼主: Fei_Fly

[资料] FPGA设计环境中加时序约束.doc

[复制链接]
xiexing
发表于 2010-11-4 16:24:16 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

ningwei8027
发表于 2010-11-4 21:17:57 | 显示全部楼层
ddddddddddd
回复 支持 反对

举报

boluobahao
发表于 2010-11-6 17:23:19 | 显示全部楼层
正要学习时序约束呢，谢啦~
回复 支持 反对

举报

icfans3
发表于 2010-11-30 13:19:40 | 显示全部楼层
DDDDDDDDDDD
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jiangpeng21
发表于 2011-1-18 15:14:12 | 显示全部楼层
................
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lyphoon
发表于 2011-1-20 03:18:49 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

stepan
发表于 2011-1-20 08:57:52 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zhanshen
发表于 2011-3-4 22:47:54 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jerious11
发表于 2011-3-6 14:35:09 | 显示全部楼层
这个应该很有用！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hhjankin
发表于 2011-3-6 14:36:47 | 显示全部楼层
xilinx跟altera的都有吗？
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:53 , Processed in 0.022240 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表