在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: pengpwn

[资料] SPI同步总线接口的VHDL/Verilog代码实现,强力推荐

[复制链接]
发表于 2012-9-20 01:19:32 | 显示全部楼层
thank u for your sharing
发表于 2012-9-20 01:19:45 | 显示全部楼层
thank u for your sharing
发表于 2012-9-28 00:07:48 | 显示全部楼层
回复 1# pengpwn


    真是谢谢,谢谢
发表于 2012-10-22 09:35:01 | 显示全部楼层
谢谢,不过你这里面verilog版本貌似直接从VHDL中直接用软件转过来的,看着很别扭。
发表于 2012-10-27 15:43:38 | 显示全部楼层
SEE SEE
发表于 2012-10-29 10:50:56 | 显示全部楼层
发表于 2012-10-29 20:13:05 | 显示全部楼层
think you!!!
发表于 2012-11-26 15:28:15 | 显示全部楼层
正需要 thanks 谢谢楼主
发表于 2012-12-20 18:00:50 | 显示全部楼层
回复 1# pengpwn


    下来看看咋样。
发表于 2012-12-22 16:49:14 | 显示全部楼层
feichangganxie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 12:49 , Processed in 0.021031 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表