设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 两个VerilogA模块之间连接的错误

发新帖

查看: 4053|回复: 0

[求助] 两个VerilogA模块之间连接的错误

发表于 2010-8-24 09:47:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 flywb 于 2010-8-24 09:49 编辑

我现在做DA的仿真，用verilogA写了两个模块，一个是11位ADC，一个是DAC的INL检测模块，将ADC输出的11位与检测模块输入的11位相连，仿真出现错误：这相连的11条线短路，我上网查了下，好像说是 verilogA模块相当于没有内阻，所以相当于两边都与地相连了，所以报了短路，请问是这样吗？？那如何解决呢？？网上好像有说加电流控制电压源CCVS，具体该怎样做？谢谢大家指导～～

仿真, 检测, 网上

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:34 , Processed in 0.020251 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表