modelsim仿真DCM问题

cdyywz

如题，错误如下
# ** Note: (vsim-3812) Design is being optimized...
# ** Error: E:/My Documents/fpga/ise/my/dcm/my_dcm.v(47): Module 'BUFG' is not defined.
# ** Error: E:/My Documents/fpga/ise/my/dcm/my_dcm.v(49): Module 'IBUFG' is not defined.
# ** Error: E:/My Documents/fpga/ise/my/dcm/my_dcm.v(51): Module 'BUFG' is not defined.
# ** Error: E:/My Documents/fpga/ise/my/dcm/my_dcm.v(70): Module 'DCM_SP' is not defined.
# Optimization failed
# Error loading design
顶层文件
module dcm(CLKIN_IN,
              RST_IN,
              CLKFX_OUT,
              CLKIN_IBUFG_OUT,
              CLK0_OUT);
    input CLKIN_IN;
    input RST_IN;
   output CLKFX_OUT;
   output CLKIN_IBUFG_OUT;
   output CLK0_OUT;

my_dcm instance_name (
    .CLKIN_IN(CLKIN_IN),
    .RST_IN(RST_IN),
    .CLKFX_OUT(CLKFX_OUT),
    .CLKIN_IBUFG_OUT(CLKIN_IBUFG_OUT),
    .CLK0_OUT(CLK0_OUT)
    );
endmodule
DCM文件
module my_dcm(CLKIN_IN,
              RST_IN,
              CLKFX_OUT,
              CLKIN_IBUFG_OUT,
              CLK0_OUT);
    input CLKIN_IN;
    input RST_IN;
   output CLKFX_OUT;
   output CLKIN_IBUFG_OUT;
   output CLK0_OUT;
   
   wire CLKFB_IN;
   wire CLKFX_BUF;
   wire CLKIN_IBUFG;
   wire CLK0_BUF;
   wire GND_BIT;
   
   assign GND_BIT = 0;
   assign CLKIN_IBUFG_OUT = CLKIN_IBUFG;
   assign CLK0_OUT = CLKFB_IN;
   BUFG CLKFX_BUFG_INST (.I(CLKFX_BUF),
                         .O(CLKFX_OUT));
   IBUFG CLKIN_IBUFG_INST (.I(CLKIN_IN),
                           .O(CLKIN_IBUFG));
   BUFG CLK0_BUFG_INST (.I(CLK0_BUF),
                        .O(CLKFB_IN));
   DCM_SP DCM_SP_INST (.CLKFB(CLKFB_IN),
                       .CLKIN(CLKIN_IBUFG),
                       .DSSEN(GND_BIT),
                       .PSCLK(GND_BIT),
                       .PSEN(GND_BIT),
                       .PSINCDEC(GND_BIT),
                       .RST(RST_IN),
                       .CLKDV(),
                       .CLKFX(CLKFX_BUF),
                       .CLKFX180(),
                       .CLK0(CLK0_BUF),
                       .CLK2X(),
                       .CLK2X180(),
                       .CLK90(),
                       .CLK180(),
                       .CLK270(),
                       .LOCKED(),
                       .PSDONE(),
                       .STATUS());
   defparam DCM_SP_INST.CLK_FEEDBACK = "1X";
   defparam DCM_SP_INST.CLKDV_DIVIDE = 2.0;
   defparam DCM_SP_INST.CLKFX_DIVIDE = 2;
   defparam DCM_SP_INST.CLKFX_MULTIPLY = 3;
   defparam DCM_SP_INST.CLKIN_DIVIDE_BY_2 = "FALSE";
   defparam DCM_SP_INST.CLKIN_PERIOD = 20.000;
   defparam DCM_SP_INST.CLKOUT_PHASE_SHIFT = "NONE";
   defparam DCM_SP_INST.DESKEW_ADJUST = "SYSTEM_SYNCHRONOUS";
   defparam DCM_SP_INST.DFS_FREQUENCY_MODE = "LOW";
   defparam DCM_SP_INST.DLL_FREQUENCY_MODE = "LOW";
   defparam DCM_SP_INST.DUTY_CYCLE_CORRECTION = "TRUE";
   defparam DCM_SP_INST.FACTORY_JF = 16'hC080;
   defparam DCM_SP_INST.PHASE_SHIFT = 0;
   defparam DCM_SP_INST.STARTUP_WAIT = "FALSE";
endmodule
有谁知道怎么解决么？谢谢

我将真事隐去

把Xilinx的库编译一下

AmoiBB

同意ls

cdyywz

编译过了
用了ISE自带的工具编译的
但是还是不行...

我将真事隐去

在Modelsim里编译过了吗？ISE编译了Modelsim又不认识。就像楼主你的孩子我不认识一样的道理啊~~

liushihong

没有遇到啊，学习，学习再学习

jjy1234

仿真命令中没有链接xilinxcorelib和unisims库，识别不了库元件

demonsolar

要先用ISE编译一下库，再用-L simprims_ver  之类的命令

neptune1983

source 一下已经编译的XIlinx库文件，这个就应该没有问题了

NANHU_BRUCE

学习，学习再学习