设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › How to use Perl in your SystemVerilog Design Flow

123 4 5 6 7 8 / 8 页下一页

发新帖

楼主: chxibin

[资料] How to use Perl in your SystemVerilog Design Flow

发表于 2010-8-11 12:56:46 | 显示全部楼层

yes i just want it ,thanks~~~

回复支持反对

发表于 2010-8-12 15:23:29 | 显示全部楼层

system verilog -good

回复支持反对

发表于 2010-8-13 21:27:35 | 显示全部楼层

看看，好东西啊

回复支持反对

发表于 2010-8-13 21:53:53 | 显示全部楼层

很不错的东西啊，

回复支持反对

发表于 2010-8-14 01:27:22 | 显示全部楼层

hkhkhkhkhkhkhkhhkh

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2010-8-20 16:45:48 | 显示全部楼层

Thanks

回复支持反对

发表于 2010-8-20 20:21:07 | 显示全部楼层

haodongxi

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2010-8-26 17:53:49 | 显示全部楼层

xiexie

回复支持反对

发表于 2010-9-8 01:30:22 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2010-9-8 14:24:44 | 显示全部楼层

学习一下．
谢谢　　　

回复支持反对

123 4 5 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-10 15:33 , Processed in 0.021591 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表