设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog请教：在信号I的下降沿得到一个010的脉冲怎么实 ...
返回列表 发新帖
查看: 4544|回复: 2

[求助] verilog请教：在信号I的下降沿得到一个010的脉冲怎么实现？？

[复制链接]
zh123456789
发表于 2010-7-26 17:27:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
初学code，
verilog请教：在信号I的下降沿得到一个010的脉冲怎么实现？？
信号

相关帖子
回复

举报

loveineda
发表于 2010-7-26 19:30:32 | 显示全部楼层
010我觉得就是产生一个周期的正脉冲吧，要么就是一个向量输出
always@(posedge clk)
   sig_dly <= sig_in;

assign  sig_neg_edge =  sig_dly & (!sig_in);//检测下降沿

always@*
  begin
      vector_out = 3'b000;
     if(sig_neg_edge)
      vector_out = 3'b010;
end
验证下上面的代码吧，不知道能否满足您的需要
回复 支持 反对

举报

zh123456789
 楼主| 发表于 2010-7-26 19:52:12 | 显示全部楼层
2# loveineda

谢谢大侠指点，我试试
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 14:54 , Processed in 0.019490 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表