设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 关于后仿真问题？
123
返回列表 发新帖
楼主: X6J6P6

[求助] 关于后仿真问题？

[复制链接]
yckai007
发表于 2012-9-1 21:56:02 | 显示全部楼层
综合后一般不需要表sdf仿真，这个问题可能是由于你的clock上有buffer 引起了clock 沿的错位导致。综合的时候clock是理想的不能插入buffer。如果clock 上一个器件都没有反标不反标都不会有hold。
回复 支持 反对

举报

zhuikonger
发表于 2013-12-13 17:15:57 | 显示全部楼层
学习啦！！
回复 支持 反对

举报

lihaoming0908
发表于 2014-8-5 22:38:10 | 显示全部楼层
关注～
回复 支持 反对

举报

蜗牛慢慢爬
发表于 2016-1-5 23:01:16 | 显示全部楼层
看不懂
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-12 03:56 , Processed in 0.017840 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表