|
发表于 2013-4-8 15:13:33
|
显示全部楼层
本帖最后由 ikey 于 2013-4-8 16:16 编辑
回复 5# tommy861126
Insertion delay是指clock root pin和flip flop的clock sink pin之间的延时。CTS为了min skew,会插入clock delay,从而产生insertion delay, 一般试图找到min latency,CTS算法目标就包含获得一个min latency.
我们需要最小的skew来得到更好的timing,但是关心min latency如何能得到chip更好的performance呢?
详细说下,如果你有两个flops,为了满足capturing flop的setup要求,我们会试图使得第一个flop的clk-q延时最小。同样的,当你有两个blocks或modules,而且它们之间有interacting,我们会试图使得insertion delay小,来满足第二个块的第一个flop的setup.为了方便理解,在这里你可以把这两个块分别“看成”两个flops。
简而言之,当两个moudles/blocks相互作用interacting时,min latency有用,可以帮助时序收敛。 |
|