在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 23769|回复: 27

[求助] 请问insertion delay是什么意思???

[复制链接]
发表于 2010-7-19 14:28:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在用astro的时候,clock common options中有个地方是max insertion delay 和 min insertion delay,请问insertion delay是什么意思??与latency有什么区别??
 楼主| 发表于 2010-7-19 21:19:04 | 显示全部楼层
没人会吗??
发表于 2010-7-20 08:44:04 | 显示全部楼层
insertion delay refers to the clock tree, it is different from latency
发表于 2010-7-20 15:17:30 | 显示全部楼层
clock latency is concept of clock tree depth before CTS, which means an estimated value. It can be used as contraint of CTS.  clock insertion delay means the clock tree depth after CTS.
发表于 2011-6-13 14:00:53 | 显示全部楼层
为什么要设置insertion delay?设置insertion delay的作用是什么啊?
发表于 2012-5-29 14:49:00 | 显示全部楼层
回复 4# yohuang


    学习了。
发表于 2013-4-8 15:11:37 | 显示全部楼层
本帖最后由 ikey 于 2013-4-8 16:15 编辑

回复 1# zczc999


      Insertion delay是指clock root pin和flip flop的clock sink pin之间的延时。CTS为了min skew,会插入clock delay,从而产生insertion delay, 一般试图找到min latency,CTS算法目标就包含获得一个min latency.
      我们需要最小的skew来得到更好的timing,但是关心min latency如何能得到chip更好的performance呢?
      详细说下,如果你有两个flops,为了满足capturing flop的setup要求,我们会试图使得第一个flop的clk-q延时最小。同样的,当你有两个blocks或modules,而且它们之间有interacting,我们会试图使得insertion delay小,来满足第二个块的第一个flop的setup.为了方便理解,在这里你可以把这两个块分别“看成”两个flops。
      简而言之,当两个moudles/blocks相互作用interacting时,min latency有用,可以帮助时序收敛。
发表于 2013-4-8 15:13:33 | 显示全部楼层
本帖最后由 ikey 于 2013-4-8 16:16 编辑

回复 5# tommy861126


      Insertion delay是指clock root pin和flip flop的clock sink pin之间的延时。CTS为了min skew,会插入clock delay,从而产生insertion delay, 一般试图找到min latency,CTS算法目标就包含获得一个min latency.
           我们需要最小的skew来得到更好的timing,但是关心min latency如何能得到chip更好的performance呢?
           详细说下,如果你有两个flops,为了满足capturing flop的setup要求,我们会试图使得第一个flop的clk-q延时最小。同样的,当你有两个blocks或modules,而且它们之间有interacting,我们会试图使得insertion delay小,来满足第二个块的第一个flop的setup.为了方便理解,在这里你可以把这两个块分别“看成”两个flops。
           简而言之,当两个moudles/blocks相互作用interacting时,min latency有用,可以帮助时序收敛。
发表于 2013-4-8 15:44:20 | 显示全部楼层
我怎么觉得insertion delay和latency其实就是一个意思,楼上的同学们不要把楼主搞乱了呀。
发表于 2013-4-8 16:17:09 | 显示全部楼层
本帖最后由 ikey 于 2013-4-8 16:22 编辑

回复 9# skyscar


    应该不会搞乱lz,CTS为了min skew,会插入clock delay,从而产生insertion delay,你说的没错,虽然本质上是latency,但是作用有所区别。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 17:32 , Processed in 0.028274 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表