在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 雨打溪风

[资料] DDS的Verilog设计及Quartus与MATLAB联合仿真

[复制链接]
发表于 2013-1-23 17:42:07 | 显示全部楼层
一直在找,谢了
发表于 2013-3-17 13:19:31 | 显示全部楼层
回复 1# 雨打溪风


    是一篇3页的论文,对于开拓思路有很大帮助
发表于 2013-3-21 14:31:06 | 显示全部楼层
FEI  CHANG GAN XIE
发表于 2013-4-16 22:18:27 | 显示全部楼层
多谢多谢
发表于 2013-6-19 14:59:31 | 显示全部楼层
ddddddddddddd
发表于 2013-6-19 15:00:25 | 显示全部楼层
超级感谢楼主!!!支持
发表于 2013-7-1 21:13:38 | 显示全部楼层
非常感谢楼主分享.
发表于 2013-7-12 23:20:12 | 显示全部楼层
纯软件仿真吗
发表于 2013-10-23 13:42:23 | 显示全部楼层
支持一下!
发表于 2013-11-11 23:04:40 | 显示全部楼层
DDS 有两种方法:
1. 直接读取 RAM (结果是早已算好存储的)   消耗RAM
2. 计数器相位和旋转计算。 (结果是运算获得) 消耗逻辑单元
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 08:20 , Processed in 0.021233 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表