关于Cadence仿真中的2区，以及运放的过驱动电压

mushui · 发表于 2010-6-25 12:03:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一般来说，2是表示MOS管工作在饱和区，但是今天听一师兄说，有的时候，它表示的是亚阈值区的饱和区，这个是怎么回事啊？那么怎么看啊？
哎，是在设计一个BG的EA的时候遇到的问题，输入管子的过驱动总是在30mV左右，据说这个区域很危险。。。郁闷中：过驱动电压太大了，则电源电压不够了（总共1.8v，三层管子---典型的5管运放），过驱动太小了，又害怕仿真模型不准确，管子工作不稳定；若是弄到亚阈值区，则运放的增益又太小了。。。强烈的纠结中。肯定大牛指点！

mushui · 发表于 2010-6-25 18:24:40

呵呵顶求解答多谢~~

web_miner · 发表于 2010-6-26 18:34:13

同样等待答复中。

unknow · 发表于 2010-6-27 20:46:29

不懂顶贴

hzcj · 发表于 2010-6-30 22:12:49

不太理解“亚阈值区的饱和区”，但是过驱动30mV是太小了，过驱动太小就进入亚阈值区了，而太大又会进入速率饱和，通常过驱动设计在0.2V~0.5V比较合理，对于高增益设计，选择过驱动为0.2V，因为gm=2I/Vov，而对于高速设计，选择过驱动为0.5V。大概就了解这些，还请高手指教。

maturity · 发表于 2010-7-1 10:50:23

kankan

mushui · 发表于 2010-7-1 18:02:10

说的很有道理。过驱动30mV就是我所说的 “亚阈值区的饱和区”的意思。
呵呵那么对于就像经典的BG中的运放而言，如果电源电压小于1.6V的时候（用PMOS管输入，Vg随温度变化为800mV---400mV）那么PMOS的源端就有1.5，1.6V了（在低温情况下，Vbe=0.8V，Vth=0.7V多），若还要过驱动为0.2V，那么PMOS的源端就有1.7V多了；那么运放的pmos尾电流源不就到线性区了么？

5# hzcj

hzcj · 发表于 2010-7-6 22:10:05

从输入共模电压范围角度考虑，按照你说的，vg最大为0.8V，而输入共模电压范围的上限为VDD-2Vov-Vth，若能保证输入管和尾电流源的Vov均为0.2V，Vth=0.7V，那么VDD=1.1V时，OPA仍然能工作，Vov与（W/L）的开方成反比，我觉得，如果MOST的size设计的合适，你说的条件应该还是可以工作的。

核桃树 · 发表于 2013-11-22 23:12:43

帮顶！！！

理行亿 · 发表于 2022-10-18 15:35:26

同样也想问这个问题？

关于Cadence仿真中的2区，以及运放的过驱动电压

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2