在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6688|回复: 8

[求助] 数字版图后仿真

[复制链接]
发表于 2010-6-12 12:44:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问大家个问题,数字版图完成DRC、LVS后,是否需要抽取参数做后仿真啊?如果需要的话,在基于cadence软件的基础上,该是什么步骤呢,需要哪些文件呢?谢谢各位的帮忙啊。
发表于 2011-3-14 13:20:12 | 显示全部楼层
呵呵  顶起   别让他沉水了
发表于 2011-6-15 20:04:19 | 显示全部楼层
顶起来!!!!!!
发表于 2011-7-12 15:02:39 | 显示全部楼层
需要PR吐的网表.v,sdf文件,foundry提供的仿真model。应该就可以了。
发表于 2011-7-12 23:15:18 | 显示全部楼层
回复 4# bingling512


    我也想知道这个问题,需要生成原理图了才能后仿真么?好像是基于网表和 寄生RC吧。
   能具体点么?
发表于 2011-7-13 14:15:16 | 显示全部楼层
回复 5# pursuedream


   后仿真跟原理图没有关系。只需要下面3个即可。
1、完成PR后的 .v 网表,PR(astro等)工具可以直接吐出来的。
2、与上面网表对应的延时文件,这个也就是你说的基于RC等参数得到的,一般使用sdf格式;比如可以用starrcxt抽取出SPEF文件,再用pt读入这些SPEF和上面对应网表进行反标并写出sdf。
3、foundry提供的仿真module。(包括使用到底IO,standard cell,IP等)
发表于 2011-7-13 16:25:11 | 显示全部楼层
回复 6# bingling512

  嗯,我在VCS中仿真是这样做的。
  但Cadence中DRC,LVS后需要提参后在Cadence中后仿真么?
发表于 2011-7-14 12:05:24 | 显示全部楼层
回复 7# pursuedream
这个仿真目的是什么?应该是不需要的,VCS做了后仿就OK了。。。
头像被屏蔽
发表于 2011-7-14 13:42:50 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-16 00:36 , Processed in 0.025013 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表