verilogHDL有问题的贴出来

霡霂 · 发表于 2006-9-13 21:21:39

您需要登录才可以下载或查看，没有账号？注册

x

R.T.
大家可以交流一下

cat-floating · 发表于 2006-9-14 10:25:16

为什么有时QuartusII会把状态机的某些状态综合没了，而synplify就不会呢？

quxunzheng · 发表于 2006-9-14 10:40:15

我的问题接我那个问题贴放了 ^_^ 麻烦楼主大侠您去看看

quxunzheng · 发表于 2006-9-14 10:56:11

还有一个问题
例如 reg[3:0] a;
这个4位寄存器我用口口口口来表示（四个口 ^_^），我的问题是哪个是低位，哪个是高位？a[2]是哪个？谢谢回答^_^

cat-floating · 发表于 2006-9-14 11:00:38

我觉得没有高低位之分，一般a[3]是高位。a[2]是a[3]右边那个。

aprilwgp · 发表于 2006-9-14 11:15:22

还是有高低位之分吧??

原帖由 cat-floating 于 2006-9-14 11:00 发表
我觉得没有高低位之分，一般a是高位。a是a右边那个。

cat-floating · 发表于 2006-9-14 11:27:22

原帖由 aprilwgp 于 2006-9-14 11:15 发表
还是有高低位之分吧??

符号是有高低位的含义，但具体使用中，高低位自定。

quxunzheng · 发表于 2006-9-14 14:36:16

怎么定？？？

cat-floating · 发表于 2006-9-14 15:58:30

通过赋值来定阿！
比如说，a[5] <= input;a[4] <= a[5].....a[0] <= a[1];output <= a[0];

霡霂 · 发表于 2006-9-14 16:42:08

原帖由 quxunzheng 于 2006-9-14 10:56 AM 发表
还有一个问题
例如 reg a;
这个4位寄存器我用口口口口来表示（四个口 ^_^），我的问题是哪个是低位，哪个是高位？a是哪个？谢谢回答^_^

习惯上左起为高MSB……LSB LSB即为a[0]

站长推荐 /2