设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为 Verilog 约束

1 2 3 4 5 67 / 7 页

发新帖

楼主: patriotiii

[资料] 华为 Verilog 约束

发表于 2010-10-20 09:24:51 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-20 09:31:18 | 显示全部楼层

http://wenku.baidu.com/view/c9c1e7ef5ef7ba0d4a733b57.html
先看看行不行再下载。

回复支持反对

发表于 2010-11-28 19:46:11 | 显示全部楼层

kankan 好东西

回复支持反对

发表于 2010-11-28 20:11:16 | 显示全部楼层

回复 1# patriotiii

看看是什么

回复支持反对

发表于 2010-12-27 16:00:49 | 显示全部楼层

xiexiexiexieixe

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-27 16:45:27 | 显示全部楼层

再拿两分，学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-24 17:20:58 | 显示全部楼层

kankanbahaoba

EETOP创芯人才网简历投递入口

回复支持反对

1 2 3 4 5 67 / 7 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:38 , Processed in 0.023527 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表