设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为 Verilog 约束

1 234 5 6 7 / 7 页下一页

发新帖

楼主: patriotiii

[资料] 华为 Verilog 约束

发表于 2010-6-18 12:44:03 | 显示全部楼层

好东西

回复支持反对

发表于 2010-6-18 14:39:35 | 显示全部楼层

谢谢楼主！

回复支持反对

alisonxx alisonxx 当前离线积分 505 头像被屏蔽	发表于 2010-6-19 23:16:45 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
alisonxx alisonxx 当前离线积分 505 头像被屏蔽
	回复支持反对举报

发表于 2010-6-27 20:48:17 | 显示全部楼层

系统有点飘，需要约束

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-27 21:12:54 | 显示全部楼层

什么情况下了再说

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-4 23:49:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-5 06:07:20 | 显示全部楼层

文件怎么这么小啊？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-5 09:51:08 | 显示全部楼层

啥约束，下下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-5 10:00:19 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-5 12:51:12 | 显示全部楼层

Thanks for sharing!

回复支持反对

1 234 5 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-28 22:20 , Processed in 0.025275 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表