在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2153|回复: 2

求助一个综合RAM的问题

[复制链接]
发表于 2005-3-11 22:50:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用quartus4.2的mega功能,生成一个RAM的VERILOG文件,如test_ram.v。
在该文件中还包含了一个例化单元,ALTSYNC* 记不清楚了
请问怎么综合这个RAM和对其进行布局布线
我将该文件变成一个黑箱,综和到是能过,但是布局布线时,
却不认我这个模块(test_ram).
希望大家能帮帮我,谢谢
 楼主| 发表于 2005-3-11 23:07:03 | 显示全部楼层

求助一个综合RAM的问题

诶,怎么没人给我回啊,郁闷
大家帮帮忙啊
 楼主| 发表于 2005-3-12 09:57:44 | 显示全部楼层

求助一个综合RAM的问题

各位大哥,帮帮忙啊,给我讲讲阿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:44 , Processed in 0.015709 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表