在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8180|回复: 11

[求助] 用simulink建模cppll,VCO控制电压波形很奇怪,望高手解惑

[复制链接]
发表于 2010-5-13 21:22:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zhang_pting 于 2010-5-13 21:23 编辑

纠错.bmp
相位裕度50度
 楼主| 发表于 2010-5-13 21:30:53 | 显示全部楼层
建模图:
建模图.bmp
是否有误,请高手指点
 楼主| 发表于 2010-5-13 22:29:52 | 显示全部楼层
没人有点想法吗?我很苦恼啊
发表于 2010-5-15 00:24:46 | 显示全部楼层
也许是仿真精度的问题,把仿真步长设小点试试。
发表于 2010-5-15 03:03:26 | 显示全部楼层
应该是仿真精度的问题。
发表于 2010-5-15 03:42:31 | 显示全部楼层
或者你的vco模型中有不连续的波形?
发表于 2010-8-5 08:36:56 | 显示全部楼层
Sigma-Delta ADC, From Behavioral Mod
发表于 2013-4-8 16:12:31 | 显示全部楼层
楼主有simulink仿真cppll 的资料吗?求分享啊~~~
发表于 2013-4-8 21:51:30 | 显示全部楼层
Mathwork论坛上有那个CPPLL的模型的
https://www.mathworks.com/matlabcentral/fileexchange/14868-phase-locked-loop-tutorial/content/html/plldemo.html
发表于 2013-8-17 19:57:17 | 显示全部楼层
把PFD里的延迟时间改小
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 10:17 , Processed in 0.027656 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表