设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog和VHDL互相转换工具 XHDL-4.0.40破解

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

楼主: blizzard0

[资料] Verilog和VHDL互相转换工具 XHDL-4.0.40破解

发表于 2010-7-8 16:51:37 | 显示全部楼层

好东西 ?

回复支持反对

发表于 2010-7-12 14:35:39 | 显示全部楼层

额啊~~转了之后还能看的懂啊？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-12 20:53:59 | 显示全部楼层

下来看看

回复支持反对

发表于 2010-7-13 17:32:22 | 显示全部楼层

thanks

回复支持反对

发表于 2010-7-14 00:18:20 | 显示全部楼层

谢谢楼主分享啊，好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-16 21:58:22 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-21 22:11:04 | 显示全部楼层

dfefef

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-31 14:14:09 | 显示全部楼层

好东西啊！！就是不知道有没有批量转换的工具。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-11 13:47:49 | 显示全部楼层

是个好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-17 13:54:24 | 显示全部楼层

试试看~~~~

回复支持反对

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 23:30 , Processed in 0.025720 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表