设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 18 19 20 212223 24 25 26 / 26 页下一页

发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2021-4-17 19:32:16 | 显示全部楼层

谢谢楼主的提供

回复支持反对

发表于 2021-5-8 15:41:26 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-5-8 16:12:11 | 显示全部楼层

谢谢~

回复支持反对

发表于 2021-5-27 23:10:05 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-6-23 10:15:37 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-6-29 20:37:21 | 显示全部楼层

包太多了，

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-1 08:39:19 | 显示全部楼层

HELPFUL!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-18 03:56:10 | 显示全部楼层

Thanks!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-8-18 08:24:42 | 显示全部楼层

good!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-19 12:55:37 | 显示全部楼层

下载学习正需要多谢

回复支持反对

1 ... 18 19 20 212223 24 25 26 / 26 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-6 01:42 , Processed in 0.026520 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表