流片出来栅极击穿了！！

纯白雾隐

击穿的电路是一个调节外接电阻的电流源。运放的栅极输入a接到芯片外，电路上没有做esd二级保护电路，但是这个栅极同时也有接到其他的管子的漏极，测试的时候发现芯片的成品率基本上只有一半，坏掉的芯片测试的时候pad端电压已经没有跟随内部的那个固定的电压了，估计是a端的栅极被击穿。。。不知自己的猜测是否正确，或者是有别的原因？有没有高手帮忙告诉下，感激不尽！！！！！！这个问题再次流片的时候要怎么解决呀？谢谢了！！！

artofsleep

运放的栅极输入a 到 PAD之间有没有电阻啊？

ruixi

很可能是栅极击穿了，建议在a与pad间加一个几k的电阻，最重要的pad的esd要设计好

minch

测试：
1，无电源时，测量PAD到地的电阻。如果是短路，就很可能是a的GATE oxide击穿了。
2，有电源时，用scope观察PAD的波形。如果看到震荡波形，说明反馈环路不稳定。

建议：
1，如果a是连GATE ox，通常的ESD在PAD并不能保护内部GATE，需要2-5K电阻加上secondary ESD （Gate grounded NMOS with 10-40u/Lmin）或者diode到低压supply。
2，为什么运放的输出是PMOS？PMOS有两个问题：增益太高而且可能有两个主极点（一个在运放里，一个在PAD）；head room可能有问题（两个PMOS）。运放输出用NMOS，而且运放只要是一级的OTA，让输出为主极点。

风在吼

测试：
1，无电源时，测量PAD到地的电阻。如果是短路，就很可能是a的GATE oxide击穿了。
2，有电源时，用scope观察PAD的波形。如果看到震荡波形，说明反馈环路不稳定。

建议：
1，如果a是连GATE ox，通常的ESD在PAD并不能保护内部GATE，需要2-5K电阻加上secondary ESD （Gate grounded NMOS with 10-40u/Lmin）或者diode到低压supply。
2，为什么运放的输出是PMOS？PMOS有两个问题：增益太高而且可能有两个主极点（一个在运放里，一个在PAD）；head room可能有问题（两个PMOS）。运放输出用NMOS，而且运放只要是一级的OTA，让输出为主极点

willy0130

good article!

abc_whatever

that's very funny!

纯白雾隐

测试：
1，无电源时，测量PAD到地的电阻。如果是短路，就很可能是a的GATE oxide击穿了。
2，有电源时，用scope观察PAD的波形。如果看到震荡波形，说明反馈环路不稳定。

建议：
1，如果a是连GATE ox，通常的ESD ...
minch 发表于 2010-5-1 12:58

                               
登录/注册后可看大图

谢谢。。。
1.有裸片测试，pad到地的电阻差不多只有十几k吧
2。没有震荡波形的存在，运放有外接补偿电容。
3。2-5k的电阻需要这么大吗？200欧姆的够不够？

eeffsilicon

谢谢。。。
1.有裸片测试，pad到地的电阻差不多只有十几k吧
2。没有震荡波形的存在，运放有外接补偿电容。
3。2-5k的电阻需要这么大吗？200欧姆的够不够？
纯白雾隐 发表于 2010-5-3 20:24

                               
登录/注册后可看大图

够了，不过大点有坏处吗？

minch

8# 纯白雾隐

200的话，20um/Lmin的NMOS 作secondary ESD可能不够大；也就是说你要200um/Lmin。不过这样的话，面积要大些。