流片出来栅极击穿了！！

analogmind · 发表于 2010-5-11 19:29:07

不一定是栅极击穿。
1、测量对地电阻有十几K,说明对地有过大漏电流。如果运放输入端是PMOS，那肯定不会是栅极打坏了。应该是PAD上的ESD保护电路出了问题；
2、如果运放的输入端是NMOS，那么运放的输入级MOSFET的源和漏都不会接地。所以除非栅极一直被打穿到衬底了，否则不会对地有大漏电流。如果真是这样那么a端的NMOS应该等效于开路（源漏间将不会有电流）。所以试着去掉a端的NMOS做分析，看看PAD上的电压和测出来的是否相符。

其实如果NMOS的源漏端都不接地，那么栅极的打坏不是非常容易的，因为沟道N和衬底P之间会形成比较厚的耗尽层，会吸收掉不少ESD电压。剩下加在栅极氧化层上的电压就不一定很大了。

如果栅极没坏，那么就是ESD保护电路的问题。

analogmind · 发表于 2010-5-18 15:23:32

没有人发表点其他的意见么？

qqqqqqsilicon · 发表于 2010-5-18 15:47:12

不一定是栅极击穿。
1、测量对地电阻有十几K,说明对地有过大漏电流。如果运放输入端是PMOS，那肯定不会是栅极打坏了。应该是PAD上的ESD保护电路出了问题；
2、如果运放的输入端是NMOS，那么运放的输入级MOSFET的源 ...
analogmind 发表于 2010-5-11 19:29

登录/注册后可看大图

这些结论有依据吗？还是你自己想的？

guang3000 · 发表于 2010-5-18 17:15:04

贴个电路图，连基本的ESD也没做好，一般都不会把gate直接连PAD

zhongbo1127 · 发表于 2010-5-18 20:23:46

栅极没有那么容易击穿，呵呵.
你们的片子出厂以后做过测试么？？如果没有就更加不可能了。一半的被击穿，那还的了啊
貌似你这个东西只是整个片子的一部分，原因可能很复杂，不好说

jianjing526 · 发表于 2010-5-18 21:18:28

汗一下楼上的这位！

jfxyl · 发表于 2010-5-23 10:38:20

"但是这个栅极同时也有接到其他的管子的漏极" ，说明PAD是直接连到某个管子的漏端的。不是大管子的话要按照ESD的管子规则设计。不然PAD上的ESD会没用的。

tianbian360 · 发表于 2010-5-26 14:42:47

hi, this risk must pay more attention to.
A:you should add esd protection between the Gate of AMP and PAD.

analogmind · 发表于 2010-5-26 17:29:54

这些结论有依据吗？还是你自己想的？
qqqqqqsilicon 发表于 2010-5-18 15:47

登录/注册后可看大图

没有专门去试过。只是根据一点经验和半导体知识推论的。

semico_ljj · 发表于 2010-5-26 17:37:55

貌似不是ESD打坏的

[求助] 流片出来栅极击穿了！！

站长推荐 /1