设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › clock tree contraints 怎么设置？依据什么啊？ ...

返回列表发新帖

查看: 1887|回复: 0

[求助] clock tree contraints 怎么设置？依据什么啊？

发表于 2010-4-28 11:03:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

图中标记的参数是依据什么设置的？我是新手，是依据提供的。sdc文件吗？还是凭经验那还是自己试的是不是越小插入的buffer越少可能出现的time violation 越少？
望熟悉的同人指点谢谢了

相关帖子

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-10 12:07 , Processed in 0.043005 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表