设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【最新的SystemVerilog标准】IEEE Standard for SystemV ...

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

楼主: lotusky

[原创] 【最新的SystemVerilog标准】IEEE Standard for SystemVerilog 1800TM - 2009

发表于 2012-8-10 08:28:01 | 显示全部楼层

这么好啊！

回复支持反对

使用道具举报

发表于 2012-8-18 09:49:24 | 显示全部楼层

哈哈，下来看看!

回复支持反对

使用道具举报

发表于 2012-8-18 09:57:24 | 显示全部楼层

在顶一下，楼主好人呀！

回复支持反对

使用道具举报

发表于 2012-9-13 17:00:06 | 显示全部楼层

多谢..

回复支持反对

使用道具举报

发表于 2012-9-13 19:53:17 | 显示全部楼层

回复 1# lotusky
多谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-21 22:23:21 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-10-24 14:51:12 | 显示全部楼层

Thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-11-9 17:36:38 | 显示全部楼层

good, thanks.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-11-14 16:55:50 | 显示全部楼层

good book! thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-11-20 07:34:00 | 显示全部楼层

Good stuff

回复支持反对

使用道具举报

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-19 08:24 , Processed in 0.016028 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表