设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【最新的SystemVerilog标准】IEEE Standard for SystemV ...

1 ... 2 3 4 5 6 7 8 910 / 10 页

发新帖

楼主: lotusky

[原创] 【最新的SystemVerilog标准】IEEE Standard for SystemVerilog 1800TM - 2009

发表于 2016-8-30 15:06:15 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2016-11-7 09:24:40 | 显示全部楼层

十分有用，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-13 18:52:30 | 显示全部楼层

回复 1# lotusky

很好的资料，找很久了

回复支持反对

发表于 2016-12-14 16:05:18 | 显示全部楼层

谢谢分享！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-14 21:42:20 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-4-9 09:05:17 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-20 10:01:17 | 显示全部楼层

需要这个资源，下载来看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-25 23:07:54 | 显示全部楼层

多谢多谢！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-27 18:06:43 | 显示全部楼层

哇塞，这么新啊

EETOP创芯人才网简历投递入口

回复支持反对

1 ... 2 3 4 5 6 7 8 910 / 10 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-27 06:33 , Processed in 0.019103 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表