设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【最新的SystemVerilog标准】IEEE Standard for SystemV ...

123 4 5 6 7 8 9 10 / 10 页下一页

返回列表发新帖

楼主: lotusky

[原创] 【最新的SystemVerilog标准】IEEE Standard for SystemVerilog 1800TM - 2009

发表于 2010-4-29 18:52:35 | 显示全部楼层

好非常好

回复支持反对

使用道具举报

发表于 2010-5-3 14:24:26 | 显示全部楼层

非常非常的感谢

回复支持反对

使用道具举报

发表于 2010-5-3 14:38:54 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2010-5-3 14:40:00 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2010-5-11 15:02:26 | 显示全部楼层

good, thanks,

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-11 19:42:28 | 显示全部楼层

sv2009

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-27 23:16:19 | 显示全部楼层

thanks for your share

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-4 10:37:54 | 显示全部楼层

xixie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-4 10:51:17 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-18 15:22:59 | 显示全部楼层

good, thanks.

回复支持反对

使用道具举报

123 4 5 6 7 8 9 10 / 10 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 22:39 , Processed in 0.015745 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表