设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一个怪异的verilog表达式，帮帮忙
12
返回列表 发新帖
楼主: apachee

[求助] 一个怪异的verilog表达式，帮帮忙

[复制链接]
wakingbefore
发表于 2010-4-9 16:01:30 | 显示全部楼层
哈哈，差点把我问晕了
回复 支持 反对

举报

不再回头
发表于 2010-4-9 16:41:47 | 显示全部楼层
汗一个先。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lilyrose_lr
发表于 2010-4-9 18:11:10 | 显示全部楼层
小于等于啊，别想太多了，C语言里也是这样啊
回复 支持 反对

举报

showe43
发表于 2010-4-9 19:26:22 | 显示全部楼层
12131313v1 3
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-9 11:07 , Processed in 0.020227 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表