|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
FPGA開發全攻略
前言 2
第一章、为什么工程师要掌握FPGA开发知识? 5
第二章、FPGA基本知识与发展趋势 7
2.1 FPGA结构和工作原理 7
2.1.1 梦想成就伟业 7
2.1.2 FPGA结构 8
2.1.3 软核、硬核以及固核的概念 15
2.1.4 从可编程器件发展看FPGA未来趋势 15
第三章、FPGA主要供应商与产品 17
3.1.1 赛灵思主要产品介绍 17
第四章、FPGA开发基本流程 29
4.1 典型FPGA开发流程与注意事项 29
4.2 基于FPGA的SOC设计方法 32
基于FPGA的典型SOC开发流程为 32
第五章、FPGA实战开发技巧 33
5.1 FPGA器件选型常识 33
5.1.1器件的供货渠道和开发工具的支持 33
5.1.2 器件的硬件资源 33
5.1.3 电气接口标准 34
5.1.4 器件的速度等级 35
5.1.5 器件的温度等级 35
5.1.6 器件的封装 35
5.1.7 器件的价格 35
5.2 如何进行FPGA设计早期系统规划 36
5.3.综合和仿真技巧 37
5.3.1 综合工具XST的使用 37
5.3.2 基于ISE的仿真 42
5.3.3 和FPGA接口相关的设置以及时序分析 45
5.3.4 综合高手揭秘XST的11个技巧 51
5.4 大规模设计带来的综合和布线问题 52
5.5 FPGA相关电路设计知识 54
FPGA开发全攻略—工程师创新设计宝典上册 基础篇
5.5.1 配置电路 54
5.5.2 主串模式——最常用的FPGA配置模式 56
5.5.3 SPI串行Flash配置模式 58
5.5.4 从串配置模式 62
5.5.5 JTAG配置模式 63
5.5.6 System ACE配置方案 64
5.6 大规模设计的调试经验 68
5.6.1 ChipScope Pro组件应用实例 68
5.7 FPGA设计的IP和算法应用 74
5.7.1 IP核综述 74
5.7.2 FFT IP核应用示例 75
5.8 赛灵思 FPGA的专用HDL开发技巧 79
5.8.1 赛灵思 FPGA的体系结构特点 79
5.8.2 赛灵思 FPGA 芯片专用代码风格 79
ISE与EDK开发技巧之时序篇 83
5.10 新一代开发工具ISE Design Suit10.1介绍 85
5.10.1 ISE Design Suit10.1综述 85
5.10.2 ISE Design Suit 10.1的创新特性 85
5.11 ISE与第三方软件的配合使用技巧 92
5.11.1 Synplify Pro软件的使用 92
5.11.2 ModelSim软件的使用 99
5.11.3 Synplify Pro、ModelSim和ISE的联合开发流程 104
前言 2
第六章、FPGA应用开发实例 4
6.1 如何克服FPGA I/O引脚分配挑战 4
6.2 用 Xilinx XtremeDSP 视频入门套件加速 FPGA 上的视频开发 10
6.3用 Spartan-3A DSP 器件实现汽车应用中的块匹配 14
6.4 利用 CoolRunner-II CPLD 设计 GPS 系统 20
6.5 利用赛灵思 EDK工具和IP设计多处理器SOC 23
6.6 利用JTAG链进行更为精确的系统级和芯片级功率分析和热分析 27
6.7 识别和解决赛灵思FPGA设计中的时序问题 34
第七章、FPGA设计百问 40
第八章、FPGA开发资源总汇 78
第九章、编委信息与后记 79
第十章、版权声明 80
5.11.4 ISE与MATLAB的联合使用 105
5.12 征服FPGA低功耗设计的三个挑战 108
5.13 高手之路——FPGA设计开发中的进阶路线 111
附录一、FPGA开发资源总汇 112
附录二、编委信息与后记 113
附录三、版权声明 114
版主若覺不妥 可以刪除 |
|