设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE ...

12 3 4 5 / 5 页下一页

发新帖

查看: 8178|回复: 43

[资料] Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE

发表于 2010-4-5 11:02:12 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

61EDA_C2068.rar (926.26 KB, 下载次数: 175 )

相关帖子

回复

发表于 2010-4-5 23:26:35 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-6 18:42:11 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-4-6 20:14:57 | 显示全部楼层

Good！

回复支持反对

发表于 2010-4-6 20:34:05 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-7 12:36:53 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-7 15:20:22 | 显示全部楼层

tanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-7 15:35:26 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-7 16:10:37 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-8 18:17:03 | 显示全部楼层

thanks

回复支持反对

12 3 4 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:35 , Processed in 0.024216 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表