设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE ...

123 4 5 / 5 页下一页

返回列表发新帖

楼主: transtent99

[资料] Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE

发表于 2010-6-3 11:08:34 | 显示全部楼层

dingxial

回复支持反对

使用道具举报

发表于 2010-6-3 21:59:10 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-18 08:20:00 | 显示全部楼层

明明是介绍ChipScope的，，，文不对题啊！！！
楼上的都看没啊就thanks～

回复支持反对

使用道具举报

发表于 2010-7-3 00:50:21 | 显示全部楼层

看看是什么

回复支持反对

使用道具举报

发表于 2010-7-5 22:07:44 | 显示全部楼层

谢谢。。。。。。。。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-7 22:34:08 | 显示全部楼层

不錯哦

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-12 20:12:05 | 显示全部楼层

thanks to share

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-13 20:19:58 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-13 23:23:28 | 显示全部楼层

看来不错！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-14 14:46:56 | 显示全部楼层

学习中看看呵呵

回复支持反对

使用道具举报

123 4 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-3 08:39 , Processed in 0.016242 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表