设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE ...

1 2 345 / 5 页下一页

发新帖

楼主: transtent99

[资料] Xilinx的FPGA设计全流程 Modelsim-Synplify.Pro-ISE

发表于 2010-8-28 12:59:17 | 显示全部楼层

谢谢~~~~~

回复支持反对

发表于 2010-8-30 10:27:56 | 显示全部楼层

太水了吧这个资料也行

回复支持反对

发表于 2010-11-16 00:14:20 | 显示全部楼层

thanks

回复支持反对

发表于 2010-11-16 10:17:59 | 显示全部楼层

需要啊，顶一下

回复支持反对

发表于 2012-10-11 13:27:13 | 显示全部楼层

回复 1# transtent99

kankan

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-11 16:03:27 | 显示全部楼层

多谢分享呀

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-18 09:48:58 | 显示全部楼层

感謝您的分享
GOOD

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-18 11:05:42 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-18 16:29:02 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-19 10:26:45 | 显示全部楼层

谢谢分享！

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:58 , Processed in 0.029128 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表