为啥FOR循环不能综合？

ydlm42sj

学习！！！！

MOSFET

用for循环在代码中的人有两种
1：verilog初学者
2：有很强的verilog编码经验的高手
两者的差别在于前者不知道最后的综合结果，后者则很熟悉

hcm608

学习了，长见识了~

cloudxj

while不能用
for不建议用 。那遇到需要循环的咋办呢？

kougaku

for文，一般不用再代码中。

atsky0328

回复 20# reinhart

顶20L

njithjw

http://fpgaw.com/home/space.php?uid=2634
格雷码与二进制码的互相转换

yangshuai_1981

尽量不要用FOR ，浪费资源啊。。。

mcupro

for可以综合，举个例子 ：
always @ (posedge clk)
if (rst) for(i=0;i<7;i=i+1)dis[i]<=0;else
if (sft)
begin
dis[0]<=cntr_base;
for(i=0;i<7;i=i+1)dis[i+1]<=dis[i];
end

这里面有两个for第一个实现清零，第个实现移动。是完全可以综合并且运行正确的。
我认为只要是能等效拆解成若干可综合语句的for循环是可以综合的。其实这就相当于以for的形式告诉编译器你要做的事情，事情本身是可综合的。
for(i=0;i<7;i=i+1)dis[i+1]<=dis[i];
这句 完全可以改成：
dis[1]<=dis[0];
dis[2]<=dis[1];
...
dis[7]<=dis[6];
这7条句子，用了for表达只是等效告诉编译器，我就要实现这个可综合的功能。编译器会知了，也就给你综合了。
不知道说明白了没有。
另外task也存在是否可综合的说法，其实原理和刚才说的for一样，就是透过性质看内容，看你表达的内容是否可综合。

happy_1q

for循环循环体内可综合成组合电路吧。。。